12 / 15
Выявление высокоуровневых иерархических структур сверхбольших интегральных схем…
ISSN 0236-3933. Вестник МГТУ им. Н.Э. Баумана. Сер. Приборостроение. 2016. № 4
15
Экспериментальные данные подтверждают работоспособность предло-
женных метрик. В отличие от структурного анализа и поиска по шаблонам, по-
иск ЛСГ не дает ответа на вопрос, какую функцию выполняет найденная группа
элементов. С другой стороны, он не требует никаких знаний о возможных логи-
ческих структурах СБИС и значительно облегчает ручной анализ схемы, благо-
даря выделению потенциальных функциональных элементов. Этот метод может
быть использован вместе с шаблонным анализом с целью повысить быстродей-
ствие последнего. При этом сначала находят ЛСГ, затем среди них проводится
поиск на совпадение с существующим шаблоном. Анализ схемы СБИС, осно-
ванный на поиске ЛСГ и сопоставлении с шаблонами при масштабах СБИС,
превышающих несколько десятков тысяч базовых функциональных элементов,
лучше всего проводить параллельно несколькими экспертами, через одну базу
данных [15, 16]. Предложенные метрики позволяют эффективно определять
сильные ЛСГ даже в случаях, когда число их связей внутри логической группы
незначительно превышает число связей ячеек, не входящих в группу ячеек, вы-
полняющих одну логическую функцию. В исходном алгоритме в группу прини-
мались лишние элементы, но минимум все равно был достигнут за счет сильной
связности между собой других элементов. После изменения порядка подбора
кандидатов минимумы стали стремиться к нулю, а размер группы стал соответ-
ствовать реальному размеру. Предложенные весовые коэффициенты цепей поз-
воляют объединять в ЛСГ ячейки, число внешних связей которых превышает
число внутренних, так как благодаря весовым коэффициентам на формирова-
ние группы меньше влияют не только цепи с большим числом элементов, но и
цепи, выделенные экспертом по другим функциональным признакам.
ЛИТЕРАТУРА
1.
Григорьян С.Г.
Конструирование электронных устройств систем автоматизации и
вычислительной техники. Ростов н/Д: Феникс, 2007. 303 с.
2.
Phillip E. Allen, Douglas R.
Holberg.
CMOS Analog сircuit вesign еhird edition. Oxford
University Press. 2012.
3.
Chen Т., Hsu Т., Jiang Z., Chang Y.
NTUplace: a ratio partitioning based placement
algorithm for large-scale mixed-size designs // Proceedings of the International Symposium on
Physical Design. 2005. P. 236–238.
4.
Князев Б.А., Черненький В.М.
Методика и модель кластеризации паттернов
двигательной активности лица как преобразований метаграфов // Вестник МГТУ
им. Н.Э. Баумана. Сер. Приборостроение. 2014. № 4. С. 34–54.
5.
mPL6:
Enhanced multilevel mixed-size placement / T. Chan, J. Cong, J. Shinnerl, K. Sze,
M. Xie // Proceedings of the 2006 International Symposium on Physical Design. 2006. P. 212–214.
6.
Winn detecting
tangled logic structures in VLSI netlists / Tanuj Jindal, Charles J. Alpert,
Jiang Hu, Zhuo Li, Gi-Joon Nam, Charles B. Winn // Conference: Design Automation
Conference'10. 13–18 June 2010.
7.
Andrew B. Kahng, Jens Lienig, Igor L. Markov, Jin Hu.
Netlist and system partitioning. Springer
netherlands VLSI physical design: Graph Partitioning to Timing Closure. 2011. P. 31–54.