модель дополнительных данных, расширяющих область ее примене-
ния. Краткий обзор алгебры “PEPA” [11], а также ее весовое расшире-
ние приведены в работе [12].
Моделипропускной способностиподсистемы памяти.
В совре-
менных СУБД применяются различные методы снижения числа обра-
щений к дисковым накопителям, в частности, за счет применения раз-
личных кэш-методов. Кроме того, как правило, архитектуры диско-
вых подсистем ВС достаточно однообразные. Поэтому при переходе
от одной ВС к другой необходимо учитывать различия в особенностях
организации подсистемы памяти.
В настоящее время в семействе ВС с архитектурой x86-x64 прин-
ципиально следует различать методы организации доступа к памяти
по схеме AMD Athlon 64, AMD Opteron, Intel Xeon/Pentium 4.
Рассмотрим модели пропускной способности шин памяти и оце-
ним коэффициент влияния метода обращения к памяти на параллельно
выполняемые программы.
Принятые обозначения: ПУ — процессорный узел (как одиночный
ЦП, так и современные многоядерные ЦП, в одном корпусе кото-
рых фактически совмещены несколько ЦП с использованием единого
интерфейса доступа); КП — контроллер памяти, реализованный как
отдельный функциональный модуль;
n
— количество каналов доступа
к памяти.
Рассмотрим некоторые типовые схемы (рис. 1, 2).
Построим алгебраические модели со следующими параметрами:
k
1
— пропускная способность внутренней шины (FSB или HyperTrans-
port);
k
2
— суммарная пропускная способность шины памяти. Примем
также допущение о том, что в момент обращения процессора к памя-
ти происходит последовательное блокирование только одной шины в
один момент времени.
На основе сказанного построены следующие модели.
Модель архитектуры Intel (Xeon, Pentium 4)
:
Proc
=(cpubus, k
2
).( membus, k
1
).
Proc
;
Sys
=
N
P roc,
где действие
cpubus
определяет обращение по шине процессора,
действие
membus
— обращение к ОЗУ;
N
— число занятых процес-
соров в многопроцессорной конфигурации. Дополнительные пара-
метрические ограничения модели:
SY S
RS
= [1]
, SY S
ex
= 0 0 1
,
act
cpubus
= 1 0
, act
membus
= 1 0
.
Модель архитектуры AMD Athlon 64
необходимо рассматривать
отдельно, поскольку классическая многопроцессорная конфигурация
96 ISSN 0236-3933. Вестник МГТУ им. Н.Э. Баумана. Сер. “Приборостроение”. 2007. № 3
