Архитектура вычислительного комплекса "Тераграф"

Аннотация

Применение графовых моделей является одним из наиболее перспективных направлений развития систем аналитики данных и искусственного интеллекта. Исследования в этой области затрагивают не только классические графы, но и такие сложные виды, как гипер- и метаграфы. Масштаб и сложность возникающих задач обработки графовых моделей делает актуальной разработку специализированных аппаратно-программных средств, повышающих эффективность существующих вычислительных комплексов для такого рода нагрузки. Рассмотрены архитектура и особенности функционирования вычислительного комплекса и облачной платформы "Тераграф", предназначенной для обработки графов большой размерности. Основным принципом, заложенным в архитектуру вычислительного комплекса, является применение многоуровневой ассоциативной подсистемы памяти, что существенно повлияло на методологию разработки и особенности функционирования программ. Приведено систематическое описание структуры аппаратного и программного обеспечения вычислительного комплекса. Представлены основные технические решения, которые позволили реализовать ассоциативную память большого размера на основе адресной памяти DDR4 DRAM. Ассоциативно-адресная трансляция для доступа к такому накопителю реализована на основе блока обработки трасс микропроцессора "Леонард Эйлер". Представлено дальнейшее усовершенствование технических средств подсистемы сетевого взаимодействия, основанной на двунаправленной кольцевой топологии и высокоскоростных линиях 100Gb Ethernet

Просьба ссылаться на эту статью следующим образом:

Попов А.Ю., Ибрагимов С.В., Дубровин Е.Н. и др. Архитектура вычислительного комплекса "Тераграф". Вестник МГТУ им. Н.Э. Баумана. Сер. Приборостроение, 2025, № 1 (150), с. 113--136. EDN: XQZRQE

Литература

[1] Majeed A., Rauf I. Graph theory: a comprehensive survey about graph theory applications in computer science and social networks. Inventions, 2020, vol. 5, iss. 1, art. 10. DOI: https://doi.org/10.3390/inventions5010010

[2] Mondal B., De K. Overview applications of graph theory in real field. IJSRCSEIT, 2017, vol. 2, no. 5, pp. 751--759.

[3] Попов А.Ю. О реализации алгоритма Форда-Фалкерсона в вычислительной системе с многими потоками команд и одним потоком данных. Наука и образование: научное издание, 2014, № 9. EDN: TDPOMV

[4] Попов А.Ю. Исследование вариантов реализации алгоритмов Крускала и Прима в вычислительной системе с многими потоками команд и одним потоком данных. Наука и образование: научное издание, 2015, № 11. EDN: VDRHNX

[5] Ibrahim A.H., Abdelhalim M.B., Hussein H., et al. Analysis of x86 instruction set usage for Windows 7 applications. 2nd Int. Conf. on Computer Technology and Development, 2010, pp. 511--516. DOI: https://doi.org/10.1109/ICCTD.2010.5645851

[6] Qian Z., Wei J., Xiang Y., et al. A performance evaluation of DRAM access for in-memory databases. IEEE Access, 2021, vol. 9, pp. 146454--146470. DOI: https://doi.org/10.1109/ACCESS.2021.3123379

[7] Aananthakrishnan S., Ahmed N.K., Cave V., et al. PIUMA: programmable integrated unified memory architecture. arXiv:2010.06277. DOI: https://doi.org/10.48550/arXiv.2010.06277

[8] Aasawat T.K., Reza T., Ripeanu M. How well do CPU, GPU and hybrid graph processing frameworks perform? IEEE IPDPSW, 2018, pp. 458--466. DOI: https://doi.org/10.1109/IPDPSW.2018.00082

[9] Zou Y., Lin M. GridGAS: an I/O-efficient heterogeneous FPGA+CPU computing platform for very large-scale graph analytics. FPT, 2018, pp. 246--249. DOI: https://doi.org/10.1109/FPT.2018.00045

[10] Lumsdaine A., Gregor D.P., Hendrickson B., et al. Challenges in parallel graph processing. Parallel Process. Lett., 2007, vol. 17, no. 1, pp. 5--20. DOI: https://doi.org/10.1142/S0129626407002843

[11] Cormen T.H., Leiserson C.E., Rivest R.L., et al. Introduction to algorithms. MIT Press, 2009.

[12] Ahn J., Hong S., Yoo S., et al. A scalable processing-in-memory accelerator for parallel graph processing. ACM/IEEE 42nd ISCA, 2015, pp. 105--117. DOI: https://doi.org/10.1145/2749469.2750386

[13] Angizi S., Fan D. GraphiDe: a graph processing accelerator leveraging In-DRAM-computing. GLSVLSI ’19, 2019, pp. 45--50. DOI: https://doi.org/10.1145/3299874.3317984

[14] Dysart T., Kogge P., Deneroff M., et al. Highly scalable near memory processing with migrating threads on the emu system architecture. IA3, 2016, pp. 2--9. DOI: https://doi.org/10.1109/IA3.2016.007

[15] Gui C., Zheng L., He B., et al. A survey on graph processing accelerators: chal-lenges and opportunities. J. Comput. Sci. Technol., 2019, vol. 34, no. 2, pp. 339--371. DOI: https://doi.org/10.1007/s11390-019-1914-z

[16] Hennessy J., Patterson D. Domain specific architectures. In: Computer architecture. Elsevier, 2017, pp. 540--606.

[17] Popov A., Ibragimov S., Dubrovin E. Teragraph heterogeneous system for ultra-large graph processing. In: Voevodin V., Sobolev S., Yakobovskiy M., Shagaliev R. (eds). Supercomputing. RuSCDays 2022. Lecture Notes in Computer Science, vol. 13708. Cham, Springer, 2022, pp. 574--590. DOI: https://doi.org/10.1007/978-3-031-22941-1_42

[18] Popov A. An introduction to the MISD technology. Proc. Annual Hawaii Int. Conf. on System Sciences, 2017, pp. 1003--1012.

[19] Попов А.Ю. Принципы организации гетерогенной вычислительной системы с набором команд дискретной математики. Информационные технологии, 2020, т. 26, № 2, с. 67--79. DOI: https://doi.org/10.17587/it.26.67-79

[20] Попов А.Ю. Применение гетерогенной вычислительной системы с набором команд дискретной математики для решения задач на графах. Информационные технологии, 2019, т. 25, № 11, с. 682--690. DOI: https://doi.org/10.17587/it.25.682-690